EN
HME-P2系列FPGA利用(yòng)22nm工(gōng)藝平台的特點，追求芯片極緻的PPA（性能(néng)-功耗-成本）配比，不僅實現了靈活的配置方式，還擁有(yǒu)50K LUT4的邏輯資源、196個EMB9K的存儲單元、96個DSP18×18的運算單元、32個全局時鍾、1個OSC、2個PLL、以及豐富的I/O資源。
HME-P2為(wèi)用(yòng)戶提供了低成本高性能(néng)低功耗的中(zhōng)端FPGA邏輯資源的最具(jù)性價比解決方案，它可(kě)以廣泛應用(yòng)于工(gōng)業控制中(zhōng)的伺服電(diàn)機驅動、工(gōng)業顯示驅動、工(gōng)業以太網交換處理(lǐ)、以及其他(tā)接口轉換與橋接等多(duō)種場景。
使用(yòng)HME-P2系列産(chǎn)品内核架構的設計創新(xīn)理(lǐ)念，可(kě)以使用(yòng)戶專注在頂層系統功能(néng)與算法的開發，進而提升工(gōng)作(zuò)效率。
HME-P2系列FPGA特性
基于SRAM的FPGA架構
- 32K的6輸入查找表等價于50K 邏輯單元
- 多(duō)達65,280的DFF寄存器
嵌入式存儲模塊
- 196個9Kb 共1,764Kb可(kě)編程雙端口DPRAM
嵌入式DSP模塊
- 96個18x18 DSP（MAC）模塊
或 384個10x10 DSP（MAC）模塊
時鍾網絡
- 32個de-skew全局時鍾
- 1個OSC，頻率精(jīng)度±5%
- 2個PLL
- 系統内動态時鍾管理(lǐ)
I/O
- 3.3/2.5/1.8/1.5/1.2V LVTTL/LVCMOS常規I/O
- 可(kě)編程源同步I/O
- MIPI D-PHY、LVDS Rx、LVDS Tx、BLVDS
- LVDS I/O速率高達1200Mb/s
存儲
嵌入式SRAM存儲
- 2個4Kx32位SRAM，總計32KB
封裝(zhuāng)
FBGA256
VBGA324
MCU
ARM Cortex-M3 MCU
- 32位高性能(néng)處理(lǐ)器，頻率高達300MHz
- 出色的快速中(zhōng)斷處理(lǐ)性能(néng)
- 強化斷點和跟蹤調試系統
- 高效處理(lǐ)器核心、系統和存儲
- 集成睡眠模式
外設
- 2個計時器
- 1個看門狗計時器
- 3個I2C接口
- 3個SPI接口
- 1個QSPI接口
- 3個UART接口
- 2個32位GPIO
- 1個DMA
|
器件型号 |
P2P50-M0X1 |
P2P50-M4H1 |
P2P50-M0H1 | |||||
|
可(kě)編程邏輯塊（PLB） |
邏輯單元（K） | 52 | 52 | 52 | ||||
| 查找表（LUT6） | 32,640 | 32,640 | 32,640 | |||||
| 寄存器（Register） | 65,280 | 65,280 | 65,280 | |||||
|
嵌入式存儲模塊 （EMB） |
9Kb | 192 | 192 | 192 | ||||
| 最大存儲（Kb）(1) | 1,764 | 1764 | 1764 | |||||
|
DSP |
18b*18b(2) | 96 |
96 |
96 | ||||
|
PLL |
2 |
2 |
2 | |||||
| OSC | RC | 1 | 1 | 1 | ||||
|
MCU |
Cortex-M3 | 1 |
1 |
1 | ||||
|
UART |
3 |
3 |
3 | |||||
| I2C | 3 | 3 | 3 | |||||
| SPI | 3 |
3 |
3 | |||||
|
GPIO |
2 |
2 |
2 | |||||
|
Timer |
2 |
2 |
2 | |||||
| 看門狗 | 1 |
1 |
1 | |||||
| DMA | 1 | 1 | 1 | |||||
| SRAM | 4K*32b | 2 |
2 |
2 | ||||
| Total (KB) | 32 | 32 | 32 | |||||
| pSRAM | 128b | 1 | 1 | 1 | ||||
|
封裝(zhuāng)（單位: mm） |
最大用(yòng)戶 I/O （LVDS 對） |
|||||||
| SFBGA256 (11.00x11.00, 0.65 pitch) | - | - | 189（72）（3） | |||||
| VFBGA256 (15.00x15.00, 0.8 pitch) | 213 (24) | 207 (24) | - | |||||
注意：
1. 無硬 FIFO
2. 2個18*18 可(kě)以實現 35*35，1個18*18 可(kě)以實現4個 10*10
3. 72 對為(wèi)模拟輸出 LVDS
| 标題 | 版本 | 發布日期 | 文(wén)件格式 |
| HME-P2 系列 FPGA 數據手冊 | V_2.1 | 2024-12-19 | |
| HME-P2_pinlist | V_3.1 | 2024-11-22 | Excel |
| HME-P2 系列 FPGA 簡頁(yè) | V_2.1 | 2024-12-19 | |
| HME-P2_Family_FPGA_Datasheet | V_2.1 | 2024-12-19 | |
| HME-P2系列IO用(yòng)戶手冊 | V_1.0 | 2024-10-17 | |
| HME-P2 系列_EVB 使用(yòng)指南 | 2023-12-22 | ||
| HME-P2P50N0V324-M0X1_EVB 原理(lǐ)圖 | 2023-12-22 | ||
| HME-P2 系列 SoC 系統用(yòng)戶手冊 | V_1.2 | 2024-12-19 | |
| HME-P2 Family_Clock Resource_User Guide | V_1.0 | 2024-10-28 | |
| HME-P2 Family_PLL_User Guide | V_1.0 | 2024-10-28 | |
| HME-P2_Family_FPGA_Flyer | V_2.0 | 2024-10-24 | |
| HME-P2系列DSP應用(yòng)指南 | V_1.0 | 2024-10-28 | |
| HME-P2系列EMB用(yòng)戶手冊 | V_1.0 | 2024-10-24 | |
| HME-P2系列配置用(yòng)戶手冊 | V_1.0 | 2024-10-24 |
電(diàn)話咨詢
微信咨詢
微信掃碼
HME - P2（12）