EN
崗位職責
主要負責SOC芯片設計階段的仿真驗證；
根據公(gōng)司的産(chǎn)品發展規劃，研發相應的驗證技(jì )術和平台；
參與制定系統集成驗證計劃，驗證方案以及驗證實施，并管理(lǐ)驗證進度；
統計驗證覆蓋率，完成驗證報告。
崗位要求
電(diàn)子工(gōng)程、計算機科(kē)學(xué)或相關專業本科(kē)以上學(xué)曆；
熟練掌握SystemVerilog ，有(yǒu)UVM驗證經驗者優先；
熟悉UPF低功耗流程驗證經驗者優先；
熟悉SOC系統體(tǐ)系結構，例如ARM system, AHB/APB總線(xiàn)，常見外設接口等；
熟悉TCL，Perl，Make腳本；
工(gōng)作(zuò)經驗5-10年
崗位描述
根據市場需求，定義和設計模塊結構并編寫design spec；
使用(yòng)Verilog編寫邏輯模塊的RTL級代碼；
編寫測試激勵或指導測試工(gōng)程師對模塊進行仿真驗證；
輔助進行數字模塊的芯片綜合和時序分(fēn)析。
崗位要求
集成電(diàn)路、電(diàn)子、通信，微電(diàn)子、計算機等相關專業本科(kē)及以上學(xué)曆；
根據市場需求，定義和設計模塊結構并編寫 design spec；
使用(yòng) Verilog 編寫邏輯模塊的 RTL 級代碼；
編寫測試激勵或指導測試工(gōng)程師對模塊進行仿真驗證；
輔助進行數字模塊的芯片綜合和時序分(fēn)析。
崗位要求
集成電(diàn)路、電(diàn)子、微電(diàn)子、計算機電(diàn)子、自動化類專業
根據 SPEC 規格的要求，完成電(diàn)路設計；能(néng)分(fēn)析電(diàn)路的特性，優化各項性能(néng)指标；
提供 floorplan/layout note 等，指導版圖工(gōng)程師完成版圖；
能(néng)完成關鍵模塊/電(diàn)路的版圖工(gōng)作(zuò)；
提取版圖寄生參數文(wén)件，完成後仿工(gōng)作(zuò)；
一年及以上工(gōng)作(zuò)經驗。
崗位職責
根據公(gōng)司的産(chǎn)品規格要求，定義電(diàn)路架構，完成電(diàn)路的設計和仿真驗證，滿足産(chǎn)品規格書的要求；
為(wèi)版圖工(gōng)程師提供版圖的 floorplan 和版圖指導，與版圖工(gōng)程師緊密合作(zuò)，完成版圖設計工(gōng)作(zuò)；
分(fēn)析和優化電(diàn)路性能(néng)和各項指标，實現性能(néng)、面積、功耗等的優化設計；
芯片的測試和 debug，協同完成芯片優化，實現量産(chǎn)；
完成電(diàn)路說明書、使用(yòng)手冊、仿真和測試數據等各項文(wén)檔工(gōng)作(zuò)。
崗位要求
電(diàn)子相關專業，碩士及以上學(xué)曆，有(yǒu)紮實的半導體(tǐ)物(wù)理(lǐ)基礎知識，優良的模拟IC電(diàn)路和數字IC電(diàn)路知識；具(jù)有(yǒu) IC 電(diàn)路設計5年以上經驗；
精(jīng)通 IC 電(diàn)路/版圖設計工(gōng)具(jù)（virtuoso），精(jīng)通 spice 仿真工(gōng)具(jù)（hspice/spectre/xa/aps等），熟悉版圖驗證和提取工(gōng)具(jù)（caliber,Hercules,star-rc等），會使用(yòng)腳本語言；
有(yǒu)12/14/16nm或22/28nm工(gōng)藝下流片量産(chǎn)經驗；
有(yǒu)以下一種電(diàn)路的相關設計經驗：PLL/ADC/高速定制SRAM/高精(jīng)度OSC高速 IO/DDR PHY/MIPI等；
良好的團隊合作(zuò)精(jīng)神，優良的溝通能(néng)力及清晰的邏輯思維能(néng)力。
崗位職責
負責模拟和數模混合電(diàn)路的版圖規劃和設計工(gōng)作(zuò), 根據電(diàn)路特性做版圖優化，實現性能(néng)、面積和可(kě)靠性的優化設計；
完成版圖的DRC/LVS/ERC/PERC/ANT等各項驗證，滿足量産(chǎn)要求；
完成版圖寄生參數的提取工(gōng)作(zuò)，協助電(diàn)路設計工(gōng)程師完成後仿，滿足性能(néng)要求；
負責IR-drop和EM分(fēn)析驗證，最終滿足産(chǎn)品流片要求。
團隊合作(zuò)，指導版圖工(gōng)程師共同完成工(gōng)作(zuò)。
任職要求
微電(diàn)子相關專業，本科(kē)及以上學(xué)曆，具(jù)有(yǒu)紮實的半導體(tǐ)物(wù)理(lǐ)基礎知識和電(diàn)路基本知識；
具(jù)有(yǒu)模拟/定制版圖5年以上經驗；
精(jīng)通IC電(diàn)路/版圖設計工(gōng)具(jù)（virtuoso, Laker等），精(jīng)通版圖驗證和提取工(gōng)具(jù)（caliber, Hercules, star-rc等），熟悉使用(yòng)IR分(fēn)析工(gōng)具(jù)（cadence, apache等），會使用(yòng)腳本語言；
熟悉半導體(tǐ)制造工(gōng)藝，熟悉foundry的design rule，熟悉ESD/latchup規則；
具(jù)有(yǒu)12/14/16nm或22/28nm工(gōng)藝下流片量産(chǎn)經驗；
良好的團隊合作(zuò)精(jīng)神，優良的溝通能(néng)力及良好的學(xué)習能(néng)力。
崗位職責
收集項目經理(lǐ)、客戶工(gōng)程師、應用(yòng)部門工(gōng)程師提出的需求并形成文(wén)檔；
根據需求文(wén)檔， 參與面向大規模FPGA 的EDA軟件的研發；
組内或跨組合作(zuò)優化EDA軟件的性能(néng)、穩定性、運行速度和易用(yòng)性；
配合客戶工(gōng)程師、應用(yòng)部門工(gōng)程師，輔助客戶設計導入。
任職要求
計算機、微電(diàn)子/電(diàn)子工(gōng)程等相關專業碩士及以上學(xué)曆；
掌握 C/C++ 語言；
了解EDA、具(jù)備相關背景者優先；
具(jù)備vtune、valgrind、gprof使用(yòng)經驗者優先；
具(jù)有(yǒu)較強的責任心、良好的溝通能(néng)力以及團隊協作(zuò)精(jīng)神。
崗位職責
負責FPGA布局工(gōng)具(jù)的軟件開發，算法實現及優化；
與綜合、布線(xiàn)、測試等組合作(zuò)，優化FPGA軟件工(gōng)具(jù)的整體(tǐ)性能(néng)和速度；
組内或跨組合作(zuò)優化FPGA軟件工(gōng)具(jù)的性能(néng)，穩定性和運行時間；
了解設計應用(yòng)工(gōng)程師（客戶）的實例設計需求和解決軟件使用(yòng)過程中(zhōng)遇到的問題。
任職要求
本科(kē)及以上學(xué)曆，電(diàn)子，計算機等相關專業并具(jù)有(yǒu)3年以上EDA/FPGA軟件開發等相關工(gōng)作(zuò)經驗；
熟悉Linux 系統環境下C/C++語言開發以及良好的計算機算法和數據結構背景；
了解至少一種腳本語言Python，Perl，Shell等；
熟悉EDA/FPGA布局算法更佳，了解Verilog/VHDL語言加分(fēn)；
具(jù)有(yǒu)良好的團隊合作(zuò)精(jīng)神和語言溝通能(néng)力以及學(xué)習新(xīn)技(jì )能(néng)的意願。
崗位職責
負責軟件開發與實現，尤其專注于綜合工(gōng)具(jù)（包含RTL編譯器，邏輯綜合，門級映射，優化等）；
優化性能(néng)，加快運行時間以滿足下一代産(chǎn)品需求；
與應用(yòng)設計，布局布線(xiàn)，測試等組合作(zuò)解決所有(yǒu)發現或潛在的問題；
任職要求
本科(kē)及以上學(xué)曆，電(diàn)子，計算機等相關專業并具(jù)有(yǒu)3年以上EDA/FPGA軟件開發等相關工(gōng)作(zuò)經驗；
紮實的基于版本控制Git的Linux 環境下C/C++語言編程和良好的計算機算法和數據結構背景；
熟悉Verilog/VHDL語言；
熟悉EDA/FPGA綜合算法更佳，了解lex/yacc加分(fēn)；
了解至少一種腳本語言Python，Perl，Shell等；
良好的團隊合作(zuò)精(jīng)神和語言溝通能(néng)力，以及學(xué)習新(xīn)技(jì )能(néng)的意願。
崗位職責
檢查客戶設計的代碼風格及時序約束，必要時進行完善和優化；
針對客戶設計，運行EDA軟件的各個步驟，分(fēn)析設計時序是否收斂；
針對客戶設計，定位EDA軟件運行過程中(zhōng)出現的問題，并與研發團隊溝通解決方案；
配合應用(yòng)工(gōng)程師現場調試客戶設計，熟練運用(yòng) EDA軟件的多(duō)種選項，優化設計時序。
任職要求
計算機、微電(diàn)子/電(diàn)子工(gōng)程等相關專業碩士及以上學(xué)曆；
熟悉 C/C++語言者優先；
熟悉Verilog 和VHDL硬件設計語言者優先；
可(kě)熟練運行vcs 或 modelsim軟件進行網表仿真者優先；
具(jù)有(yǒu)較強的責任心、良好的溝通能(néng)力以及團隊協作(zuò)精(jīng)神。
崗位職責
負責FPGA布線(xiàn)工(gōng)具(jù)的軟件開發，算法實現及優化；
組内或跨組合作(zuò)優化FPGA軟件工(gōng)具(jù)的性能(néng)，穩定性和運行時間；
了解設計應用(yòng)工(gōng)程師的（客戶）實例設計需求和解決軟件使用(yòng)過程中(zhōng)遇到的問題。
任職要求
本科(kē)及以上學(xué)曆，電(diàn)子，計算機等相關專業并具(jù)有(yǒu)3年以上EDA/FPGA軟件開發等相關工(gōng)作(zuò)經驗；
熟悉Linux系統環境下C/C++語言開發以及良好的計算機算法和數據結構背景；
了解至少一種腳本語言Python，Perl，Shell等；
熟悉EDA/FPGA布線(xiàn)算法更佳，了解Verilog/VHDL語言加分(fēn)；
具(jù)有(yǒu)良好的團隊合作(zuò)精(jīng)神和語言溝通能(néng)力，以及學(xué)習新(xīn)技(jì )能(néng)的意願。
崗位職責
負責FPGA工(gōng)具(jù)的軟件開發，時序分(fēn)析的數據提取,測試和數據驗證；
與布局，布線(xiàn)，測試等組合作(zuò)，優化FPGA軟件工(gōng)具(jù)的整體(tǐ)性能(néng)和速度；
任職要求
了解設計應用(yòng)工(gōng)程師的（客戶）實例設計需求和解決軟件使用(yòng)過程中(zhōng)遇到的問題；
了解至少一種腳本語言Python，Perl，Shell，了解Verilog/VHDL HSpice語言；
軟件工(gōng)程，計算機、微電(diàn)子等相關專業等相關專業本科(kē)及以上學(xué)曆；
崗位職責
負責設計、優化FPGA架構
任職要求
本科(kē)及以上學(xué)曆，電(diàn)子、計算機等相關專業；
熟悉FPGA架構；
熟練掌握FPGA設計工(gōng)具(jù)，流程；
熟練使用(yòng)仿真，驗證工(gōng)具(jù)；
熟悉建立時序模型，了解時序分(fēn)析；
具(jù)有(yǒu)良好的溝通協助能(néng)力。
POSITION SUMMARY
The Senior Product Marketing Manager will be responsible for ensuring growth and sustained success for their assigned FPGA/SOC products. HME(Hercules Microelectronics Co.) is a major domestic FPGA supplier leading product portfolio includes highly integrated SOC (FPGA + MCU), Mid & High end pure FPGA as well as independent EDA tool to support all of own products. These products are designed and optimized for all segments of the Market- from entry level cost focused to high performance applications. In this position, you will have the opportunity to make a uniquely large impact on the success of the company, delivering accretive revenue growth, market share expansion and diversification.
JOB DESCRIPTION
DETAILED RESPONSIBILTIES will include, but not be limited to:
New product and roadmap definition
Make regular customer visits to understand key product requirements and opportunities
Business cases generation, MRD creation, market launch plans and portfolio management
Drive high-performance, cross-functional teams ensuring competitive products are delivered to market within the defined timeframe
Market segment TAM/SAM modeling, Trend analysis and market dynamics
Competitive analysis
Be the face of your products to the field, customer, engineering and BU GM
Deliver a product collateral and positioning strategy to ensure maximum success for released products
Promotion, training, pricing and go to market strategies.
REQUIREMENTS
BS in Electrical Engineering or related engineering field. MBA a plus
10+ years of applicable experience with 5+ years of experience in marketing/business development and 5+ years of technical/engineering/product development experience
Excellent communications, demonstrated leadership skills and a passion to win/contribute
Self-driven and directed, with a strong sense of ownership
Business acumen and experience in a customer facing role
Strong sense of customer orientation and effectiveness
Ability to work in, and thrive in, a team environment
FPGA technical background with deep understanding of FPGA/SOC design, systems or app engineering
Understanding of Telecommunication, Industrial automation, or Automotive electronics
Capable of driving broad alignment and collaboration across cross-functional groups
Proven ability to work with and influence executives and senior marketing and engineering management
Willing to travel 25% of the time
Understanding of Telecommunication,Video/Image, Industrial automation, or Automotive electronics
崗位職責
領導帶領團隊實現IP設計；
定義IP架構設計；
編寫IP設計文(wén)檔，編寫RTL代碼，進行仿真，并上闆驗證；
根據IP産(chǎn)生流程，編寫IP GUI文(wén)檔，打包源代碼，編寫模闆文(wén)件，生成IP包，并測試IP包；
編寫IP用(yòng)戶使用(yòng)手冊；關注客戶關于IP使用(yòng)的反饋，并檢查修正IP裏的BUG；
對AE/FAE培訓IP的使用(yòng)，提供IP相關的技(jì )術支持。
任職要求
電(diàn)子工(gōng)程、微電(diàn)子、通信工(gōng)程或計算機等相關本科(kē)以上學(xué)曆；
熟悉FPGA設計開發流程，熟練使用(yòng)FPGA開發調試和仿真工(gōng)具(jù)，掌握Verilog/VHDL語言；
熟悉Xilinx或者Altera等公(gōng)司器件，了解其内部結構和基本IP；
熟練使用(yòng)MATLAB，能(néng)用(yòng)RTL實現C算法；
有(yǒu)FPGA的top-bottom設計理(lǐ)念，能(néng)将頂層設計需求細化成子模塊；
有(yǒu)LVDS、DDR、PCI/PCIe、SRIO、CPRI、JESD204B、10G ETHERNET等高速接口之一應用(yòng)設計經驗者優先；
有(yǒu)信号處理(lǐ)、圖像處理(lǐ)、電(diàn)機驅動算法等經驗優先。
崗位介紹
負責windows/linux平台上的C++/Qt軟件開發及維護；
負責軟件UI設計以及邏輯功能(néng)實現；
負責軟件問題的定位，并能(néng)給出合理(lǐ)解決方案；
負責軟件設計文(wén)檔的編寫；
崗位要求：
本科(kē)及以上學(xué)曆，計算機或者相關專業；
了解C++、QT平台；
了解windows軟件程序開發，有(yǒu)相關經驗者優先考慮；
熟悉常用(yòng)的數據結構和常用(yòng)算法，具(jù)有(yǒu)面向對象編程思想；
熟悉Qt Creator或Visual Studio等開發工(gōng)具(jù)；
了解C++ STL，常用(yòng)設計模式者優先考慮；
具(jù)備良好的溝通能(néng)力，工(gōng)作(zuò)态度踏實認真，能(néng)夠自主學(xué)習新(xīn)知識。
崗位職責：
負責模拟和數模混合電(diàn)路的版圖規劃和設計工(gōng)作(zuò), 根據電(diàn)路特性做版圖優化，實現性能(néng)、面積和可(kě)靠性的優化設計；
完成版圖的DRC/LVS/ERC/PERC/ANT等各項驗證，滿足量産(chǎn)要求；
完成版圖寄生參數的提取工(gōng)作(zuò)，協助電(diàn)路設計工(gōng)程師完成後仿，滿足性能(néng)要求；
負責IR-drop和EM分(fēn)析驗證，最終滿足産(chǎn)品流片要求；
任職要求：
微電(diàn)子相關專業，本科(kē)及以上學(xué)曆，具(jù)有(yǒu)紮實的半導體(tǐ)物(wù)理(lǐ)基礎知識和電(diàn)路基本知識；
精(jīng)通IC電(diàn)路/版圖設計工(gōng)具(jù)(virtuoso、Laker等)，精(jīng)通版圖驗證和提取工(gōng)具(jù)(caliber, Hercules, star-rc等)，熟悉使用(yòng)IR分(fēn)析工(gōng)具(jù)（cadence, apache等），會使用(yòng)腳本語言；
熟悉半導體(tǐ)制造工(gōng)藝，熟悉foundry的design rule, 熟悉ESD/latchup規則；
良好的團隊合作(zuò)精(jīng)神，優良的溝通能(néng)力及良好的學(xué)習能(néng)力。
崗位描述
嵌入式處理(lǐ)器ARM/RISC-V程序開發
SOC芯片的固件和底層驅動開發
協助完成SOC芯片的功能(néng)驗證
協助完成相關産(chǎn)品的開發與調試
任職要求
計算機、電(diàn)子工(gōng)程或相關專業，碩士及以上學(xué)曆；
熟悉ARM或CPU體(tǐ)系結構；
精(jīng)通C/彙編語言編程，熟悉嵌入式系統開發和調試工(gōng)具(jù)
有(yǒu)Linux kernel開發經驗者優先
有(yǒu)嵌入式系統開發經驗者優先
熟悉通用(yòng)端口、通用(yòng)外設者優先
良好的溝通能(néng)力，适應團隊合作(zuò)，抗壓能(néng)力強
職位介紹
嵌入式處理(lǐ)器ARM/RISC-V程序開發
SOC芯片的固件和底層驅動開發
協助完成SOC芯片的功能(néng)驗證
協助完成相關産(chǎn)品的開發與調試
任職要求
計算機、電(diàn)子工(gōng)程或相關專業，碩士及以上學(xué)曆，熟悉ARM或CPU體(tǐ)系結構
精(jīng)通C/彙編語言編程，熟悉嵌入式系統開發和調試工(gōng)具(jù)
有(yǒu)Linux kernel開發經驗者優先
有(yǒu)嵌入式系統開發經驗者優先
熟悉通用(yòng)端口、通用(yòng)外設者優先
良好的溝通能(néng)力，适應團隊合作(zuò)，抗壓能(néng)力強
崗位描述
負責華北區(qū)的銷售業務(wù)管理(lǐ)及新(xīn)客戶的開發，直接彙報北中(zhōng)國(guó)區(qū)銷售總監；
能(néng)夠主導并協調各種資源推動客戶項目的順利完成并量産(chǎn)；
能(néng)夠制定客戶推廣策略，實施推廣計劃；
能(néng)夠有(yǒu)效處理(lǐ)好客戶端研發商(shāng)務(wù)等各種合作(zuò)關系。
資深客戶經理(lǐ)将從以下幾個方面進行考核：
1）基于預測的總體(tǐ)銷售業績考核
2）Booking\Billing\Design-ins\Design-wins
崗位要求
電(diàn)子工(gōng)程相關本科(kē)及以上，有(yǒu)MBA或研究生學(xué)曆者優先考慮
3年以上從事過集成電(diàn)路工(gōng)作(zuò)經驗，從事過FPGA銷售業務(wù)者優先；
其他(tā)要求
1）優秀的人際交往、書面口頭溝通能(néng)力以及産(chǎn)品介紹能(néng)力；
2）高度的自律性及獨立驅動能(néng)力；
3）有(yǒu)敏銳的銷售眼光及判斷力，結合公(gōng)司産(chǎn)品，能(néng)從衆多(duō)客戶中(zhōng)找出潛在機會；
4）能(néng)夠很(hěn)好地管理(lǐ)客戶需求、銷售預測、協調供需問題。
崗位描述
負責FPGA系統方案設計、軟硬件劃分(fēn)與協同；
負責相關算法的FPGA實現與驗證；
組織FPGA調試，協助解決相關疑難問題。
任職要求
熟悉Verilog HDL、C/C++等一門或多(duō)門編程語言
熟悉Altera、Xilinx等FPGA開發軟件，如Vivado/ISE，Quartus
熟悉工(gōng)業控制、通信、圖像處理(lǐ)等領域其中(zhōng)之一，有(yǒu)相關的FGPA實現開發經驗優先；
熟練掌握MatLab軟件，并有(yǒu)算法設計經驗；
熟練掌握數據結構等，具(jù)有(yǒu)良好的編程規範；
具(jù)備2年以上FPGA開發經驗,熟悉各類主流FPGA性能(néng)；
能(néng)夠積極主動、高效并獨立完成工(gōng)作(zuò)内容，具(jù)有(yǒu)良好的團隊協作(zuò)能(néng)力；
能(néng)夠主動承擔責任，并能(néng)在初創環境中(zhōng)工(gōng)作(zuò)。
職責描述：
FPGA emulation solution definition and FPGA implementation for chipset SOC function validation；
Design porting from ASIC to FPGA；
FPGA design simulation and debugging；
FPGA implementation flow, synthesis, P&R, timing etc.;
Help on SOC RTL Simulation.
任職要求：
MS in Electronics；
Knowledge of digital circuit design, and computer system architecture；
Familiar with Verilog/SV；
Familiar with Xilinx/Intel FPGA device structure；
Experience with FPGA implementation tools such as vivado, etc；
Good team work; strong problem solving and debugging skills；
Knowledge of Unix platform and csh. Perl and tcl programming is a plus；
Familiar with VCS and ASIC Verification flow is preferred.
職責描述：
主要負責SOC芯片設計階段的仿真驗證；
根據公(gōng)司的産(chǎn)品發展規劃，研發相應的驗證技(jì )術和平台;
參與制定系統集成驗證計劃，驗證方案以及驗證實施，并管理(lǐ)驗證進度；
統計驗證覆蓋率，完成驗證報告。
任職要求：
電(diàn)子工(gōng)程、計算機科(kē)學(xué)或相關專業本科(kē)以上學(xué)曆；
熟練掌握SystemVerilog ，有(yǒu)UVM驗證經驗者優先;
熟悉UPF低功耗流程驗證經驗者優先;
熟悉SOC系統體(tǐ)系結構，例如ARM system, AHB/APB總線(xiàn)，常見外設接口等;
熟悉TCL，Perl，Make腳本。
崗位職責
負責數字電(diàn)路APR流程；
負責提取參數，支持STA，協助時序收斂，進行ECO
負責進行版圖DRC、LVS、ESD等各項PV驗證，達到流片要求；
負責多(duō)電(diàn)源域實現，IR Drop分(fēn)析；
負責IP MERGE以及配合Foundry進行各項檢查
任職資格
集成電(diàn)路、微電(diàn)子、電(diàn)子工(gōng)程、計算機、通信等相關專業本科(kē)及以上學(xué)曆;
從事過自動布局布線(xiàn)設計工(gōng)作(zuò)，熟悉22nm或以下工(gōng)藝流程;
熟練使用(yòng)linux操作(zuò)系統，熟悉Tcl語言;
熟練使用(yòng)Cadence或Synopsys公(gōng)司的自動布局布線(xiàn)工(gōng)具(jù);
具(jù)有(yǒu)IR drop、EM分(fēn)析和優化能(néng)力，具(jù)有(yǒu)數字電(diàn)路時序分(fēn)析能(néng)力;
有(yǒu)良好的溝通能(néng)力和團隊合作(zuò)精(jīng)神，做事認真細緻，抗壓能(néng)力強。
電(diàn)話咨詢
微信咨詢
微信掃碼
