AES 算法 IP 核支持輸入數據寬度為(wèi)8位/16位/32位寬度（并入到 IP 核的128位數據位寬），通過128位、192位、256位密鑰長(cháng)度的 AES 生成一個對應長(cháng)度為(wèi)128位的密文(wén)或明文(wén)。該協議支持加密和解密功能(néng)，并能(néng)夠提供與京微齊力 FPGA 芯片中(zhōng)處理(lǐ)器或用(yòng)戶邏輯連接的接口。

特性

• 為(wèi)加密或解密提供了可(kě)配置的 AES 核

• AES 密鑰

• 支持128位、192位、256位密鑰長(cháng)度

• 支持動态可(kě)配置密鑰

• 簡單的外部接口

• 支持 M5&M7 産(chǎn)品8位、16位和32位接口

• 支持 HR3 32位接口

• 支持 ECB 模式和 CBC 模式

• 支持 M5&M7 産(chǎn)品的 ECB 和 CBC 模式

• 支持 HR3 産(chǎn)品的 ECB 模式